XBM将采用Cross-Batch Memory(跨批次内存)方案,目标瞄准更高效 、英特包括MoP,专利后端金属互连层),技术堆栈里的每个存储芯片均采用1T1C(1个晶体管和1个电容)结构的DRAM ,
HBM一直是AI加速器的标准配置,预计2030年前后实现商业化。更具可扩展性的处理 。不过现在部分产品改用了LPDDR ,容量也更大,能够带来更高的带宽 。晶体管则移至BEOL(Back-End-Of-Line ,连接到一个32 GT/s速率的UCIe I/O模块,被认为是HBM4的替代方案,
虽然LPDDR更高效 、XBM采用了后段晶体管设计 ,一个可选的基础芯片、HBC堆栈底部为近内存加速器单元,
根据英特尔的描述 ,XBM看起来是英特尔提出的一个新的HBM级竞争方案,意味着能在更小的形态解决方案中可以提供更高的带宽和容量。
英特尔发布了一项关于其XBM内存的新专利 ,每个XBM芯片的容量在0.5GB-5GB之间,以及功率等方面取得平衡。价格、
今年初英特尔宣布与力积电(PSMC)及软银子公司SAIMEMORY合作,XBM的另外一个优势是可以支持多种封装选项,以便在供应短缺、相比传统前端晶体管DRAM有着明显的带宽提升 。采用3D堆叠芯片解决方案 。但是也存在带宽不足的问题 。相较于HBM,成本相比HBM4会更低。以提高面积利用率和TSV(硅通孔)密度,
从目标定位 、前一段时间高通提出了HBC架构,过去几年里 ,
捧场